La Riduzione dei Costi come Fattore Chiave per Favorire l’Adozione del SiC

L’industria del carburo di silicio (SiC) sta crescendo rapidamente, fornendo soluzioni elettroniche di potenza altamente efficienti e compatte a numerose applicazioni, come i veicoli elettrici (EV) dove il SiC viene ampiamente utilizzato negli inverter di trasmissione. La gamma dei dispositivi SiC disponibili in commercio , con soluzioni da  600V a 1700V, offre una valida alternativa ai tradizionali dispositivi switching basati sul silicio.

Nonostante il carburo di silicio offra numerosi vantaggi , tra cui elevata velocità di commutazione e resistenza alle alte temperature, il suo costo rimane ancora un punto controverso. La società PGC Consultancy ha analizzato il problema, individuando le ragioni di questo costo elevato e dove si possa intervenire per ridurlo.

I costi del SiC

Secondo PGC Consultancy, a settembre 2021 il costo dei MOSFET SiC discreti da 100A (sia nella versione a 650V, sia in quella a 1200V) era tre volte superiore al prezzo di un IGBT equivalente al silicio, nonostante il dispositivo SiC occupasse un’area di wafer da 3 a 4 volte inferiore.

Questo costo è motivato da diverse ragioni. La principale è legata al substrato SiC, prodotto utilizzando il processo Czochralski, in cui si estraggono lingotti di silicio monocristallino lunghi un metro da silicio fuso a una temperatura di 1500˚C. Il processo di sublimazione necessario per la produzione del SiC richiede una notevole energia per raggiungere i  2200°C, mentre il lingotto finale utilizzabile non supera i 25 mm di lunghezza, con tempi di crescita molto lunghi. Questo aspetto comporta un costo di produzione del SiC da 30 a 50 volte superiore rispetto al silicio. Altri costi, come l’epitassia, incidono in misura inferiore rispetto al costo del substrato SiC.

Un altro fatto da considerare riguarda l’efficienza di tutte le fasi della produzione. La resa è infatti correlata al numero di wafer e al numero di die inutilizzabili dopo l’epitassia e la fabbricazione. Un fattore importante che influisce sulla resa è la qualità del materiale, con possibili difetti che impattano sulla fabbricazione e sull’affidabilità del dispositivo (come ad esempio l’ossido di gate del MOSFET).

Riduzione di costo del SiC

Oggi, i dispositivi SiC sono sviluppati prevalentemente su substrati di 150 mm di diametro, ma diversi produttori hanno già annunciati proposte di aggiornamento a 200 mm nel 2022. Ciò consentirà di produrre circa 1,8 volte più dispositivi da un unico ciclo di produzione e, di conseguenza, i costi di produzione saranno ridotti.

I die fabbricati con un wafer da 200 mm possono avere un costo leggermete superiore rispetto alle controparti ottenute da un wafer da 150 mm, almeno nelle prime fasi dello sviluppo. Tuttavia, si prevede che l’ottimizzazione della resa del wafer, dell’epitassia e del die, avverrà rapidamente. Superato un primo periodo di sviluppo, è probabile che la densità dei difetti dei wafer da 200 mm si riduca, così come il loro costo di produzione.

La lavorazione dei wafer da 200 mm non è semplice e richiede strumenti specializzati con un elevato grado di automazione. Nel lungo termine, tuttavia, questo investimento consentirà di ridurre i costi e si prevede avrà un impatto positivo sul rendimento.

Oltre al substrato, PGC Consultancy ritiene che i progressi nella progettazione dei dispositivi saranno altrettanto importanti per ridurre la resistenza, e quindi il costo, di ogni nuova generazione di MOSFET SiC. In base alla legge di Ohm, ogni riduzione di resistenza per area unitaria si traduce in un aumento della densità di corrente. Ciò significa che l’area del die può essere ridotta mantenendo una determinata corrente nominale. Tuttavia, per rimuovere il calore prodotto da un die più piccolo occorre tenere in debita considerazione la variazione della resistenza termica e di conseguenza l’area del chip si ridimensiona proporzionalmente alla radice quadrata delle sue resistenze elettriche e termiche. Una riduzione del 50% della resistenza comporterebbe una riduzione del 29% dell’area attiva del chip. Una dimensione del die più piccola non solo aumenta il numero di die per wafer, ma si traduce anche in una resa percentuale più elevata.

Il modello di previsione dei costi elaborato da PGC Consultancy per un dispositivo SiC da 1200V/100A del 2021 è visibile in Figura 1. Nella parte superiore sono visibili i tre input del modello, mentre nella parte inferiore è mostrato il costo previsto risultante. Tutti i dati sono stati normalizzati a valori noti o stimati, riferiti al costo nel 2022 di un wafer da 150 mm. Nel 2022 e nel 2027 sono previste due nuove generazioni (Gen 4 e Gen 5), ciascuna delle quali si stima porti a una riduzione del 45% della resistenza e a una riduzione dal 23% al 29% dell’area del dispositivo attivo. La dimensione iniziale del die è riferita a un MOSFET da 1200V/100A (a settembre 2021). L’output visualizzato è il costo previsto di un die MOSFET da 1200V/100A con substrati da 200 mm e 150 mm.

Figura 1: Il modello di previsione dei costi SiC di PGC Consultancy, basato su un dispositivo da 1200V/100° del 2021 (Fonte: PGC Consultancy)

Secondo queste ipotesi, il costo di un die MOSFET da 1200V/100A prodotto nel 2030 su un substrato da 200 mm potrebbe essere ridotto del 54% rispetto ai costi odierni, riferiti a un substrato da 150 mm.

In conclusione, il modello sviluppato da PGC Consultancy indica come sia improbabile che il passaggio a substrati da 200 mm si traduca in un’immediata riduzione dei costi del die. Tuttavia, il continuo miglioramento della qualità del substrato nei wafer da 200 mm, unito ai continui progressi nella progettazione dei dispositivi, farà sì che in futuro il carburo di silicio diventerà sempre più competitivo in termini di costi.

Per l’articolo completo, o per maggiori informazioni, si prega di visitare il sito di PGC Consultancy.

Redazione Fare Elettronica